Bedah Arsitektur PCI Express 6.0: Lompatan Bandwidth dengan Modulasi PAM4
Standar interkoneksi generasi keenam menggandakan kecepatan transfer data motherboard untuk memenuhi kebutuhan cluster komputasi akselerator.
Kebutuhan bandwidth interkoneksi antara prosesor, memori, dan akselerator grafis meningkat secara eksponensial seiring bertumbuhnya ukuran model komputasi kecerdasan buatan. PCI Express 6.0 menjawab tantangan ini dengan menggandakan kecepatan PCIe 5.0 menjadi 64 GT/s.
Kunci keberhasilan peningkatan kecepatan ini adalah adopsi modulasi PAM4 (Pulse Amplitude Modulation 4-level), menggantikan skema signaling NRZ tradisional. PAM4 memungkinkan transmisi dua bit data per siklus clock menggunakan empat tingkat voltase berbeda.
Karena sinyal PAM4 lebih sensitif terhadap derau kebisingan elektromagnetik, spesifikasi baru ini mengintegrasikan mekanisme koreksi kesalahan FEC (Forward Error Correction) dengan latensi ultra-rendah di bawah 2 nanodetik.
Standar interkoneksi ini menjadi tulang punggung bagi server pusat data masa depan dalam mengatasi bottleneck transfer memori.
Andi Pratama
Kontributor RedaksiSpesialis keamanan siber, ethical hacker, dan analis kerentanan infrastruktur jaringan industri.
Artikel Terkait
Lihat Semua →Evolusi Arsitektur Penyimpanan: SSD PCIe Gen 5 dan DirectStorage pada Sistem Operasi Modern
10 Sep 2026
Komparasi Arsitektur NPU vs GPU: Siapa Pemenang Komputasi On-Device AI 2026
24 Agt 2026
Masa Depan Pembayaran Digital di Asia Tenggara: Standar QR Antarnegara dan Pembayaran Instan
12 Sep 2026
Implementasi Autentikasi Dua Faktor (2FA) Berbasis TOTP RFC 6238 Murni Tanpa Library Eksternal
11 Sep 2026