Bedah Arsitektur PCI Express 6.0: Lompatan Bandwidth dengan Modulasi PAM4

Kebutuhan bandwidth antara prosesor, memori, dan akselerator meningkat tajam seiring bertumbuhnya ukuran model komputasi. PCI Express 6.0 menjawabnya dengan menggandakan kecepatan generasi sebelumnya menjadi 64 GT/s per jalur.

Dari NRZ ke PAM4

Generasi sebelumnya menaikkan kecepatan dengan cara yang lurus: menggandakan frekuensi sinyal. Pendekatan itu mencapai batas fisik — pada frekuensi yang makin tinggi, jalur tembaga di papan sirkuit kehilangan terlalu banyak energi sinyal.

PAM4 menempuh jalan lain. Alih-alih dua tingkat voltase yang mewakili nol dan satu, ia menggunakan empat tingkat yang masing-masing mewakili dua bit. Kecepatan data berlipat tanpa menaikkan frekuensi, sehingga persoalan pelemahan sinyal tidak bertambah parah.

Harga dari empat tingkat voltase

Menjejalkan empat tingkat ke dalam rentang voltase yang sama memperkecil jarak antar tingkat menjadi sepertiga. Derau yang dulu tidak berarti kini cukup untuk mengubah satu tingkat menjadi tingkat tetangganya, dan tingkat kesalahan bit melonjak beberapa orde besaran.

Karena itu koreksi kesalahan maju menjadi wajib, bukan pilihan. FEC menambahkan data redundan sehingga galat dapat diperbaiki oleh penerima tanpa meminta pengiriman ulang — dan permintaan ulang justru akan menghancurkan latensi pada interkoneksi seperti ini.

Anggaran latensi yang ketat

FEC selalu menambah latensi karena penerima harus mengumpulkan satu blok data sebelum dapat memeriksanya. Pada jaringan jarak jauh tambahan beberapa mikrodetik tidak terasa; pada bus yang menghubungkan prosesor ke memori, tambahan itu akan merusak seluruh tujuannya.

Spesifikasi karena itu menetapkan anggaran latensi FEC di bawah 2 nanodetik — angka yang memaksa pilihan kode koreksi yang jauh lebih sederhana daripada yang dipakai pada penyimpanan atau jaringan. Skema FLIT dengan ukuran paket tetap dipilih justru untuk memenuhi batas tersebut.

Siapa yang benar-benar membutuhkannya

Bagi komputasi personal, PCIe 6.0 belum menghadirkan manfaat yang terasa; kartu grafis kelas konsumen bahkan belum menjenuhkan jalur generasi sebelumnya. Manfaat sesungguhnya berada di pusat data, pada kluster akselerator yang harus bertukar gradien dalam jumlah besar antar node.

Di sanalah interkoneksi menjadi penentu, dan standar ini menjadi tulang punggung yang memungkinkan penambahan akselerator tidak segera terhambat oleh bottleneck transfer memori.